xilinx FPGA 综合 布局布线都是干了什么事情啊?综合 synthesize执行 implement 包括 translate,map,place&route仿真又分这四种 -behavioural,post-translate,post-map,post-route1.为社么第一个behavioural不像其他的那样叫p

来源：学生作业帮助网 编辑：作业帮 时间：2024/11/17 13:23:11

xilinx FPGA 综合 布局布线都是干了什么事情啊?综合 synthesize执行 implement 包括 translate,map,place&route仿真又分这四种 -behavioural,post-translate,post-map,post-route1.为社么第一个behavioural不像其他的那样叫p
xilinx FPGA 综合 布局布线都是干了什么事情啊?
综合 synthesize
执行 implement 包括 translate,map,place&route
仿真又分这四种 -behavioural,post-translate,post-map,post-route
1.为社么第一个behavioural不像其他的那样叫post-synthesize呢?
2.以上的每个英文单词,执行的时候都是干了什么事情啊?
3.那4个仿真,跟网上说的前仿真后仿真（功能仿真,布线后仿真等等）有什么对应关系?这些个英文准确的中文专业翻译应该怎么说?
4.时序约束,除了调整上升沿下降沿时间还有啥用?貌似我只用过管脚约束没用过时序约束,

xilinx FPGA 综合 布局布线都是干了什么事情啊?综合 synthesize执行 implement 包括 translate,map,place&route仿真又分这四种 -behavioural,post-translate,post-map,post-route1.为社么第一个behavioural不像其他的那样叫p
1.post-快速的意思,这个问题我不太确定
2.translate：转换的意思,就是将vhdl或者verilog转换为器件元语,选择不同的器件,则转换结果是不一样的
map：布局,将转换出来的原件按一定规则摆放在fpga内部,原则是尽量分散,这个可以用区域约束来控制
route：布线,根据map的结果,计算fpga内部的最优连线,努力程度设置的不一样,结果一般是不一样的
behavioural 就是我们一般说的行为仿真或者功能仿真,也叫前仿,其他3种都叫后仿,这个仿真只是对功能进行测试,不包含任何门电路及线路的延迟信息,也就是说,功能仿真通过只代表功能正确性,但如果代码书写有不合理的地方,就有可能有因为布线导致的时序问题
顺便说一下,行为仿真只需要对代码进行synthesize通过就可以了,不需要其他步骤
post-translate指的是对代码综合和translate后,再进行仿真,这个仿真主要是加入了门电路的延迟信息,并没有计算布线的延迟
post-translate仿真需要执行translate后才能执行
post-map,同上,对工程执行综合、translate和map后,再进行仿真,这个仿真会将门电路的延迟和路径延迟计算进去,但需要注意,由于没有route,因此这里的路径延迟是理论计算出来的,一般实际布线的延迟会更大
post-route,也就是对工程进行综合、translate、map和route后,将所有真实的延迟信息计算进去,然后再进行仿真
3.behave是前仿,也叫功仿,其他几个都是后仿
4.时序约束主要是用来控制工程综合结果的,你不加时序约束,ise也会自动添加一个作为执行的依据.也许不加综合的结果能通过,但是想要可靠的话,还是加上比较好,这样report是比较可信的

xilinx FPGA 综合 布局布线都是干了什么事情啊?综合 synthesize执行 implement 包括 translate,map,place&route仿真又分这四种 -behavioural,post-translate,post-map,post-route1.为社么第一个behavioural不像其他的那样叫p xilinx fpga *.xco 是什么文件 Xilinx FPGA芯片中,SelectIO是什么意思? 首次接触Xilinx的FPGA,用ISE 10.1编程,综合通过了,但是translate一直报错错误提示是：NgdBuild:770 - IBUFGDS 'IBUFGDS_inst' and IBUFG XILINX FPGA上电配置过程是否自动完成的? Xilinx ISE问题ISE和Quartus功能上区别大吗?如果我用XILINX的FPGA开发板来开发的话,是不是最好使用ISE? xilinx FPGA 在调用ip核时,顶层模块调用后综合成功,但是implement时,map出问题总,怎么解决ERROR:Place:1206 - This design contains a global buffer instance,,driving the net,,that is driving thefollowing (first 30) non-clock source Block RAM 和 Distributed RAM 有什么区别?在Xilinx的FPGA里面的这两个东西是什么关系 PCB布线问题 为什么我布局完的电阻 三极管 焊盘都是绿色的 xilinx ise怎么看电路综合后的面积和功率 英语翻译摘要:EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对 用XILINX FPGA芯片XC5VLX155设计了块PCB,将芯片焊接上后,未上电直接测试1V与GND之间的电阻只有6.5欧姆!用XILINX FPGA芯片XC5VLX155设计了块PCB,将芯片焊接上后,未上电直接测试1V与GND之间的电阻只有6.5欧 求Xilinx FPGA的IP核的封装流程!本人最近正在学如何将自制的工程封装成标准的IP 核——就像Xilinx自带的生成了.XCD文件的IP核一样,而不是Xilinx官方给出来的例程那样.本人联系邮箱为lilaozishiyan@1 xilinx是什么 我在使用xilinx ise时,当进行综合时总是出错：No Partitions were found in this design. 讨论钢铁工业的布局要综合考虑哪些因素 电灯双控,两面都能开关怎么布线? 英语翻译ASIC/FPGA CAD tools:Synopsys,Cadence,ModelSim; Viewlogic Workview Office,Xilinx ISE; Altera Quartus,Leonardo Exemplar; Lattice and Vantis PLD design tools,Simplicity.Hardware design:Agile; Mentor Graphics,ORCAD/Allegro,VeriBest Design Cap