加减计数器原理简介
来源:学生作业帮助网 编辑:作业帮 时间:2024/08/31 12:05:16
加减计数器原理简介
加减计数器原理简介
加减计数器原理简介
加减控制端.当其为低电平时计数器进行加计数;当其为高电平时计数器进行减计数.
CP:时钟脉冲输入端.上升沿有效.
A,B,C,D:数据输入端.用于预置计数器的初始状态.
LD:异步预置控制端.低电平有效,即该端为低电平时,经数据输入端A,B,C,D对计数器的输出端QA,QB,QC,QD的状态进行预置.当需要清零时,给数据输入端均输入低电平即可.该端通常处于高电平.
QA,QB,QC,QD:计数器输出端.作加法计数器时由QD输出可作十分频器,由QC输出作八分频器,由QB输出可作四分频器,由QA输出可作二分频器.
ET:使能端.低电平有效,即当该端为低电平时计数器实现计数功能;当其为高电平时计数器禁止计数,输出保持原来状态.
RC进,借位输出端.用来作n位级联使用.当计数器进行加计数时该端作为进位输出端;当进行减计数时该端作为借位输出端.低电平有效,即通常处于高电平,出现进,借位信号时为低电平.进,借位信号为负脉冲.
MAX/MIN:最高/最低位输出端.即计数器计数到最高/最低位时,该端出现状态脉冲.状态脉冲为正脉冲,即MAX/MIN端通常为低电平,当计数器记录到最高或最低位时,MAX/MIN端成为高电平.此端可作为正脉冲输出的进,借位信号.
1/ 74LS190不是计数,译码,驱动三合一电路(如:CC4026),不能直接驱动数码管!
2/ 4脚不能悬空!接地.
3/ 用40106做一个秒脉冲振荡器,不要用信号发生器XFG1.
4/ 小时十位,小时个位是如何计到24时?反馈并进行下一个循环计数?
U7的QB接U10A的一个输入端,而不是用QA去接;U8的QC直接接U10A
的另一个余端.当时间是23.59分时,U7的输出端QB是高电平,但U8的
输出端QA,QB是高电平,QC还是低电平!电路继续计时,1分钟时U9产
生一个进为信号给U8,使U8的输出端QC是高电平,进而清零复位!
原电路到13小时就复位了.大家分析一下就看出来了.
加减控制端。当其为低电平时计数器进行加计数;当其为高电平时计数器进行减计数。
CP:时钟脉冲输入端。上升沿有效。
A,B,C,D:数据输入端。用于预置计数器的初始状态。